JESD79-3F（DDR3 SDRAM 标准）

DDR3 SDRAM 标准（JESD79-3F）翻译计划

1 范围

这个文档定义了 DDR3 SDRAM 规范，包括特性、功能、AC和DC特征、封装、球/信号分配。这个规范的目的是定义512Mb至8Gb的x4、x8和x16 DDR3 SDRAM设备应当遵从JEDEC要求的最小集合。这个文档基于DDR2规范（JESD79-2）和DDR规范（JESD79）的一些方面进行创建。委员会投票审议并批准了DDR3 SDRAM操作变更的各个方面。投票中替换的部分和包含的改变添加到了“功能描述和操作”中。

2 DDR3 SDRAM 封装引脚和寻址

2.1~2.9 DDR3 SDRAM 封装

略。

2.10 引脚描述

引脚	类型	描述
CK, CK#	输入	时钟：CK和CK#是差分时钟输入。所有输入的地址和控制信号在CK的上升沿和CK#的下降沿进行采样。
CKE, (CKE0),(CKE1)	输入
CS#, (CS0#), (CS1#),(CS2#), (CS3#)	输入
ODT, (ODT0),(ODT1)	输入
RAS#. CAS#. WE#	输入	命令输入：RAS#，CAS# 和WE#（以及CS#）定义正在输入的命令
DM, (DMU), (DML)	输入	输入数据掩码：DM是写数据时的输入掩码信号。在写访问中，当DM采样为高时，DQ输入数据将被忽略。DM在DQS的双边沿进行采样。对于x8设备，通过设置模式寄存器MR1的字段A11使能DM或TDQS/TDQS#。
BA0 - BA2	输入	库地址输入：BA0 - BA2 定义了执行读、写、预充电命令时所操作的库地址。另外，在操作模式寄存器时，库地址指所操作的模式寄存器的编号。
A0 - A15	输入	地址输入：在各个库中为活动的命令提供行地址、为读写命令提供列地址去选中存储阵列。（A10/AP 和A12/BC# 具有附加的功能; 如下）。地址输入引脚在模式寄存器设置期间用于提供操作码。
A10 / AP	输入
A12 / BC#	输入
RESET#	输入	有源低电平异步复位：当RESET#为低电平时复位，当RESET#为高电平时复位不生效。在正常操作时，RESET#必须设置为高。RESET#是CMOS railto-rail信号，高电平和低电平分别为VDD的80%和20%。例如：直流1.20V为高，0.30V为低。
DQ	输入/输出	数据输入输出，双向数据总线
DQU, DQL, DQS,DQS#, DQSU,DQSU#, DQSL,DQSL#	输入/输出
TDQS, TDQS#	输出
NC	-	空闲引脚
VDDQ	供应	DQ电源：1.5 V +/- 0.075 V
VSSQ	供应	DQ地
VDD	供应	电源：1.5 V +/- 0.075 V
VSS	供应	地
VREFDQ	供应	DQ的参考电压
VREFCA	供应	CA的参考电压
ZQ, (ZQ0), (ZQ1),(ZQ2), (ZQ3)	供应	ZQ校准参考引脚

2.11 DDR3 SDRAM 寻址

2.11.1 512Mb

配置	128Mb x 4	64Mb x 8	32Mb x 16
库个数	8	8	8
库地址	BA0 - BA2	BA0 - BA2	BA0 - BA2
自动预充电	A10/AP	A10/AP	A10/AP
BC转换	A12/BC#	A12/BC#	A12/BC#
行地址	A0 - A12	A0 - A12	A0 - A11
列地址	A0 - A9，A11	A0 - A9	A0 - A9
页大小	1KB	1KB	2KB

2.11.2 1Gb

配置	256Mb x 4	128Mb x 8	64Mb x 16
库个数	8	8	8
库地址	BA0 - BA2	BA0 - BA2	BA0 - BA2
自动预充电	A10/AP	A10/AP	A10/AP
BC转换	A12/BC#	A12/BC#	A12/BC#
行地址	A0 - A13	A0 - A13	A0 - A12
列地址	A0 - A9，A11	A0 - A9	A0 - A9
页大小	1KB	1KB	2KB

2.11.3 2Gb

配置	512Mb x 4	256Mb x 8	128Mb x 16
库个数	8	8	8
库地址	BA0 - BA2	BA0 - BA2	BA0 - BA2
自动预充电	A10/AP	A10/AP	A10/AP
BC转换	A12/BC#	A12/BC#	A12/BC#
行地址	A0 - A14	A0 - A14	A0 - A13
列地址	A0 - A9，A11	A0 - A9	A0 - A9
页大小	1KB	1KB	2KB

2.11.4 4Gb

配置	512Mb x 4	256Mb x 8	128Mb x 16
库个数	8	8	8
库地址	BA0 - BA2	BA0 - BA2	BA0 - BA2
自动预充电	A10/AP	A10/AP	A10/AP
BC转换	A12/BC#	A12/BC#	A12/BC#
行地址	A0 - A15	A0 - A15	A0 - A14
列地址	A0 - A9，A11	A0 - A9	A0 - A9
页大小	1KB	1KB	2KB

2.11.5 8Gb

配置	2Gb x 4	1Gb x 8	512Mb x 16
库个数	8	8	8
库地址	BA0 - BA2	BA0 - BA2	BA0 - BA2
自动预充电	A10/AP	A10/AP	A10/AP
BC转换	A12/BC#	A12/BC#	A12/BC#
行地址	A0 - A15	A0 - A15	A0 - A15
列地址	A0 - A9，A11，A13	A0 - A9，A11，A13	A0 - A9，A11，A13
页大小	2KB	2KB	2KB

页大小是当一个ACTIVE命令被送达时，数据由数组释放到内部读取放大器的字节数。页大小计算规则：页大小 = 2^(列地址位数) * DQ引脚的位数 / 8。（译者注：对于2Gb x 4，由库地址、行地址、列地址确定的一个存储单元中为4bit数据；对于1Gb x 8，由库地址、行地址、列地址确定的一个存储单元中为8bit数据；对于512Mb x 16，由库地址、行地址、列地址确定的一个存储单元中为16bit数据。页大小即是库中某一行的字节数）

3 功能描述

3.1 简化状态图

简化状态图提供了可能的状态转换概况和控制转换的命令。特别的，涉及到多个库的情况、使能禁能终端电阻以及一些其他事件的细节没有完全描述。

简化状态图

简化状态图中命令定义如下（查看命令真值表获取更多信息）：

缩写	功能	缩写	功能	缩写	功能
ACT	激活	Read	RD RDS4 DS8	PDE	进入掉电模式
PRE	预充电	Read A	RDA RDAS4 RDAS8	PDX	离开掉电模式
PREA	预充电所有库	Write	WR WRS4 WRS8	SRE	自刷新进入
MRS	模式寄存器设置	Write A	WRA WRAS4 WRAS8	SRX	自刷新退出
REF	刷新	RESET	启动复位程序	MPR	多用途寄存器
ZQCL	长ZQ校准	ZQCS	短ZQ校准	-	-

3.2 基本功能

DDR3 SDRAM是一种高速动态随机存储器，内部配置为8个DRAM库。DDR3 SDRAM 使用8n预取架构实现高速操作。8n预取架构与一个接口相结合，设计用于在I/O引脚处每时钟周期传输两个数据字。

A single read or write operation for the DDR3 SDRAM consists of a single 8n-bit wide, four
clock data transfer at the internal DRAM core and eight corresponding n-bit wide, one-half clock cycle data
transfers at the I/O pins.

3.3 复位和初始化步骤

3.3.1 上电初始化序列

3.3.2 稳定电源时的复位初始化

3.4 寄存器定义

3.4.1 对模式寄存器进行编程

3.4.2 模式寄存器MR0

3.4.3 模式寄存器MR1

3.4.4 模式寄存器MR2

3.4.5 模式寄存器MR3

6 绝对最大额定值

6.1 绝对最大 DC 额定值

符号	参数	额定值	单位	笔记
VDD	VDD引脚相对于VSS引脚的电压	-0.4 V ~ 1.80 V	V	1,3
VDDQ	VDDQ引脚相对于VSS引脚的电压	-0.4 V ~ 1.80 V	V	1,3
Vin,Vout	任意引脚相对于VSS引脚的电压	-0.4 V ~ 1.80 V	V	1
Tstg	存储温度	-55 to +100	℃	1,2

笔记1：压力大于“绝对最大额定值”列出的值可能会对设备造成永久性损坏。（这句话翻译不来：This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.）。长时间暴露在绝对最大额定值条件下可能会影响可靠性。
笔记2：存储温度是DRAM中心/顶部外壳表面温度。关于测量条件，请参考 JESD51-2 标准。
笔记3：在任何时候VDD与VDDQ的差值应当在300mV以内；当VDD和VDDQ小于500mV时，VREF不得大于 0.6 x VDDQ ；VREF可能等于或者小于300mV。

6.2 DRAM元件工作温度范围

符号	参数	额定值	单位	笔记
TOPER	正常工作温度范围	0 ~ 85	℃	1,2
TOPER	扩展温度范围（可选）	85 ~ 95	℃	1,3

笔记1：操作温度 TOPER 是 DRAM 中心/顶部外壳表面温度。关于测量条件，请参考 JESD51-2 标准。
笔记2：正常工作温度范围指定了所有DRAM规范都支持的温度。操作期间，DRAM表面温度必须在所有操作下保持在 0~85℃之间。
笔记3：一些应用程序要求在外壳温度介于 85 ℃ ~ 95 ℃的扩展温度范围之间进行操作。正式的规范支持这个范围，但适用以下附加条件：
- a：执行刷新命令的频率必须加倍，因此刷新间隔 tREFI 减少至3.9µs。在扩展温度范围，也可能指定 1X 刷新（ tREFI 为 7.8µs）。请参考供应商数据手册和/或 DIMM SPD 了解选项的可用性。
- b：如果在扩展温度范围需要自刷新操作，那么它强制使用扩展温度范围功能的手动自刷新模式（MR2 A6 = 0b 并且 MR2 A7 = 1b），或者使能可选的自刷新模式（MR2 A6 = 1b 并且 MR2 A7 = 0b）。请参考供应商数据手册和/或 DIMM SPD 了解自刷新操作可用性、扩展温度范围支持和扩展温度范围的 tREFI 要求。

7 AC 和 DC 操作条件

7.1 推荐 DC 操作条件

符号	参数	最小值	典型值	最大值	单位	笔记
VDD	电源电压	1.425	1.5	1.575	V	1,2
VDDQ	输出电源电压	1.425	1.5	1.575	V	1,2

笔记1：在所有条件下，VDDQ 必须小于或等于 VDD 。
笔记2：VDDQ 跟踪 VDD。测量交流参数时，VDD 和 VDDQ 连接在一起。

11 输入、输出电容

11.1 输入、输出电容

		DDR3-800		DDR3-1066		DDR3-1333		DDR3-1600		DDR3-1866		DDR3-2133
参数	标号	最小值	最大值	最小值	最大值	最小值	最大值	最小值	最大值	最小值	最大值	最小值	最大值	单位	笔记
DQ, DM, DQS, DQS#, TDQS,TDQS# 引脚的输入输出电容	C_IO	1.4	3.0	1.4	2.7	1.4	2.5	1.4	2.3	1.4	2.2	1.4	2.1	pF	1，2，3
CK 和 CK# 引脚的输入电容	C_CK	0.8	1.6	0.8	1.6	0.8	1.4	0.8	1.4	0.8	1.3	0.8	1.3	pF	2，3
CK 和 CK# 引脚的输入电容增量	C_DCK	0	0.15	0	0.15	0	0.15	0	0.15	0	0.15	0	0.15	pF	2，3，4
DQS 和 DQS# 引脚的输入输出电容增量	C_DDQS	0	0.2	0	0.2	0	0.15	0	0.15	0	0.15	0	0.15	pF	2，3，5
CTRL, ADD, CMD 引脚的输入电容	C_I	0.75	1.4	0.75	1.35	0.75	1.3	0.75	1.3	0.75	1.2	0.75	1.2	pF	2，3，6
所有控制输入引脚的输入电容增量	C_{DI_CTRL}	-0.5	0.3	-0.5	0.3	-0.4	0.2	-0.4	0.2	-0.4	0.2	-0.4	0.2	pF	2，3，7，8
所有地址引脚、命令引脚的输入电容增量	C_{DI_ADD_CMD}	-0.5	0.5	-0.5	0.5	-0.4	0.4	-0.4	0.4	-0.4	0.4	-0.4	0.4	pF	2，3，9，10
DQ, DM, DQS, DQS#, TDQS, TDQS# 引脚的输入输出电容增量	C_DIO	-0.5	0.3	-0.5	0.3	-0.5	0.3	-0.5	0.3	-0.	0.3	-0.5	0.3	pF	2，3，11
ZQ 引脚的输入输出电容	C_ZQ	-	3	-	3	-	3	-	3	-	3	-	3	pF	2，3，12

12 DDR3-800、DDR3-2133电气特性和AC时序

12.1 时钟规范

12.1.1 tCK(avg)解释

12.1.2 tCK(abs)解释

12.1.3 tCH(avg)和tCL(avg)解释

12.1.4 tJIT(per)和tJIT(per,lck)解释

12.1.5 tJIT(cc)和tJIT(cc,lck)解释

12.1.6 tERR(nper)解释

12.2 设备密度的刷新参数

参数	标号	512Mb	1Gb	2Gb	4Gb	8Gb	单位	笔记
REF命令至ACT或REF命令的时间	tRFC	90	110	160	260	350	ns	无
平均的刷新周期间隔（0℃ ≤ 外壳温度 ≤ 85℃）	tREFI	7.8	7.8	7.8	7.8	7.8	μs	无
平均的刷新周期间隔（85℃ ＜外壳温度 ≤ 95℃）	tREFI	3.9	3.9	3.9	3.9	3.9	μs	笔记1

笔记1：用户应参考DRAM供应商数据表和/或DIMM SPD，以确定DDR3 SDRAM设备是否支持本资料中提及的以下选项或要求。

12.3 标准Speed Bins

DDR3 SDRAM 标准Speed Bins包括每个符合的bin上的tCK、tRCD、tRP、tRAS和tRC。

12.3.1 标准总线速度表的笔记

13 电气特性和AC时序

译者注：当前章节以表格的形式描述DDR3各类参数，包括DDR3-800、DDR3-1067、DDR3-1333、DDR3-1600、DDR3-1866、DDR3-2133。详情查阅官方手册。

本作品采用知识共享署名-非商业性使用 4.0 国际许可协议进行许可